Выставка Электроника России. 22 ноября 2022 г.
Артем Варганов, разработчик ЭРЕМЕКС
Тема доклада: « САПР микроэлектроники: от проектирования до синтеза»
САПР
микроэлектроники: от проектирования до синтеза. Артем Варганов, разработчик ЭРЕМЕКС
Спасибо
друзья. Всем Добрый день! Рад что есть интерес к сегодняшнему мероприятию, меня
зовут Артём Варганов, я разработчик компании Эремекс и в сегодняшнем докладе я
бы хотел акцентировать внимание на текущих возможностях, которые может
предоставить вам для дизайна Симтера , именно о тех возможностях, которые вы
можете прямо сегодня опробовать. Ну прямо сейчас.
Вначале я бы хотел обратиться к такому упрощенному маршруту разработки
интегральных схем.
Но мы остановимся на именно на этих 2
этапах, получилось исторически, так что симтера вообще первоначально позиционировала себя как система цифрового
моделирования, поэтому с точки зрения цифрового моделирования, что мы можем вам
предложить? Во- первых, это предоставление среды разработки проекта цифрового
моделирования. Вы проект можете писать в 2 видах. Первый это схемотехнически,
как говорил мой коллега и 2й вид это HDL описание, но в любом случае
схемотехнический вид приводится к HDL описанию на основе построенной схемы генерируется
соответственно соответствующие HDR код.
Что касается описания серий HDL проекта? В
симтере в своей презентации я буду отталкиваться именно от HDL модели. То
есть когда проект описывается в виде кода изначально, симтера предоставляет вам
менеджер проектов, где вот, собственно, создаёте проекты, удаляете, расширяете,
добавляете внутри папки. Также текстовый редактор для написания кода его
редактирования, toolbar с помощью которого можно удобно использовать функциями
симтера, и также есть журнал и панель со
списком ошибок.
И помимо вывода ошибок в специальную
панель, они также выделяются в коде. И если вы дважды кликните по
соответствующему сообщению в списке ошибок, то система вас автоматически
отправит в то место, где была найдена ошибка, что особенно удобно при работе с
большими hdl
проектами, а после сборки проекта уже если нет, не найдено ошибок или все
ошибки пользователем исправлены, осуществляется моделирование проекта, при этом
результат вы можете посмотреть в журнале системы. Там выводятся различные
системные сообщения, плюс системный ввод вывод, который, например в Verilog
реализуется с помощью системных функций в дисплей в райд, монитор и так далее,
но в данном случае правильнее качественно смотреть результаты моделирования в
осциллографе, что хочу отметить, осциллограф позволяет вам смотреть изменения
значений всего сигнала, если это, например шина и также для каждого разряда вы
можете развернуть.
Кроме того, мы поддерживаем отображение
значений в различных системах счисления и в аналоговом и цифровом виде.
Хотелось бы немножко про сравнение с конкурентами ,нашим прямым конкурентом
является продукт modal сим и в данном случае мы сравнили производительность на
наборе проектов, запускали их и в симтере и в modal сим. И получилось так, что
мы немного быстрее, хотя это, конечно, зависит и от сложности проекта, и от
конструкции, которую вы используете в проекте, но тесты показали, что мы
немножко производительнее.
Хотелось бы еще также продолжить про
следующие этапы, проектирования интегральных схем, потому что, как у нас было
заявлено в начале доклада, у нас симтера этой сапр микроэлектроники, то есть
после моделирования вы можете про синтезировать проект и в данном случае сейчас
у нас в текущей версии, которую ну, вы можете скачать на сайте у нас доступна
возможность синтеза для Intel семейств для Xilinx семейств и также в этом году в
начале этого года у нас появилась поддержка плиса 3 от компании Миландр. Что
касается самого плиса м3, мы на этом не остановились. После успешного синтеза
вы можете в интерактивном режиме задать все ограничения и сопоставить
логические порты физическим пинам после того, как вы сдадите все ограничения, вы
нажимаете кнопку генерировать контент файл после всех этапов дальнейших,
которые автоматически запускаются Вы получаете конфигурационный файл, так
называемый кард файл и в дальнейшем подключив схему по джита компьютеру, вы
можете собственно её прошить и посмотреть, как она будет работать.
Здесь на слайде пунктиром выделены 2 этапа. Первый
это разработка высокоуровневого описания, то есть проектирование ,2й этап это логическая верификация, кто-то её
называет функциональной верификацией, но мы отмечаем эти 2 этапа, потому что в
данном случае с точки зрения разработки работы в сапр это так называемый
frontend, потому что разработчик ещё всё таки контролирует описание и может его исправить. На следующих этапах уже
такой, ну в основном блэк бокс, хотя на синтез тоже может влиять, но об этом
будет в другом докладе.
Помимо этого вы можете импортировать файлы в
проект форума деревня и экспортировать проект, но чтобы его перенести на другую
машину. Что касается самого моделирования HDL проектов исторически мы в первую очередь
поддерживали VHDL, стандарты до
2008 года. Затем мы добавили поддержку Verilog 2001 года, и сейчас у нас есть
частичная поддержка систем Verilog
2005 и на данный момент мы ведем активную разработку. Постоянно расширяем
список поддерживаемых конструкции и выпускаем обновления.
Собственно, после для описания, как уже
говорил коллега, у нас используется подсветка синтаксиса автодополнение коды
есть, также подсказки в коде и хочу отметить внимание, что подсветка
синтаксиса, если это, конечно, правильно, без неё никуда, но в данном случае вы
можете её кастомизировать на свой вкус, открыть настройки, поправить,
сохранить, применить и посмотреть. Собственно, после описания проекта он
сначала собирается до моделирования, сборка проекта это поиск ошибок, в данном
случае все найденные ошибки у нас выводятся в специальные панели. Также
выводится предупреждение в зависимости от того, что вы написали в своём
проекте.
Всё по, которое используется на описанных
этапах оно входит в состав симтера. Вам ничего не нужно скачивать, просто
нажимаете необходимые кнопки. Коллеги, я благодарю вас за внимание. Также хочу
отметить, что там помимо сайта это eremex.ru и официального канала в телеграме у нашего продукта есть
группа в телеграмме называется симтера support . Там мы публикуем ссылки на новые
версии, когда мы исправляем баги и добавляем в функционал симтеры и также
отвечаем на ваши вопросы и принимаем критику по желанию.
